कैपेसिटिव कपलिंग को एमिटर फॉलोअर में बेस रेसिस्टर की आवश्यकता क्यों होती है?

आर्ट ऑफ इलेक्ट्रॉनिक्स प्रथम संस्करण से छवियाँ, पृष्ठ। 58 (होरोविट्ज़ और हिल)

ये दोनों सर्किट एक एसी सिग्नल स्वीकार करते हैं जो 0V के आसपास केंद्रित है।

पहला (चित्र 2.16) कथित तौर पर पिछले एम्पलीफायर चरण से आ रहा है जहां आउटपुट वोल्टेज सकारात्मक और नकारात्मक वोल्टेज आपूर्ति के बीच सुविधाजनक रूप से स्थित है। दूसरा (चित्र 2.17) कैपेसिटिव रूप से युग्मित किया गया है और इसलिए (मुझे लगता है) यह भी 0V के आसपास बैठा है और सकारात्मक और नकारात्मक दोनों क्षेत्रों में उतार-चढ़ाव हो रहा है। दोनों के बीच एकमात्र अंतर जितना मेरी नौसिखिया आंखें देख सकती हैं वह यह है कि एक युग्मित है और एक युग्मित नहीं है। होरोविट्ज़ और हिल राज्य:

चेतावनी: आपको बेस बायस करंट के लिए हमेशा एक डीसी पथ प्रदान करना चाहिए, भले ही यह केवल जमीन तक जाता हो। पूर्ववर्ती सर्किट में यह माना जाता है कि सिग्नल स्रोत के पास डीसी पथ है ग्राउंड। यदि नहीं (उदाहरण के लिए, यदि सिग्नल कैपेसिटिव रूप से युग्मित है), तो आपको ग्राउंड पर एक अवरोधक प्रदान करना होगा। (आर्ट ऑफ इलेक्ट्रॉनिक्स प्रथम संस्करण, पृष्ठ 58)

मुझे समझ में नहीं आता कि दोनों सर्किटों को इस अवरोधक की आवश्यकता क्यों नहीं है, और संधारित्र इसे क्यों आवश्यक बनाता है।

श्रृंखला में संधारित्र की आवश्यकता है एक चार्ज पथ लेकिन एक डिस्चार्ज पथ भी। आरबी इस स्थिति के दोनों हिस्सों को सुनिश्चित करता है।

आरबी के बिना संधारित्र को केवल सकारात्मक चक्र के दौरान आधार के माध्यम से चार्ज किया जाता है। लेकिन कोई भी चीज़ नकारात्मक चक्र के दौरान कैप को वापस डिस्चार्ज करने की अनुमति नहीं देती है। तो कैप कुछ समय के बाद पूरी तरह से चार्ज हो जाता है और कोई सिग्नल पास नहीं होता है।

पहली तस्वीर (2.16) में, कोई स्रोत नहीं दिखाया गया है इसलिए डीसी स्तर अज्ञात है, लेकिन जैसा कि आप संदर्भित करते हैं,

पिछले सर्किट में यह माना गया है कि सिग्नल स्रोत में DC है जमीन के लिए पथ।

किसी प्रकार का डीसी पथ मौजूद है।

आकृति 2.17 में, जहां एक संधारित्र को स्पष्ट रूप से दिखाया गया है, किसी प्रकार के डीसी पूर्वाग्रह पथ की आवश्यकता है। यह Vcc और Vee के बीच एक मानक वोल्टेज डिवाइडर हो सकता था, जिसके बीच में आधार जुड़ा हुआ था।

संधारित्र डीसी करंट के प्रवाह को रोकता है, इसलिए यदि डीसी ऑपरेटिंग बिंदु स्थापित करना आवश्यक है, तो किसी प्रकार का डीसी पूर्वाग्रह पथ आवश्यक है। इस स्थिति में एकल अवरोधक का उपयोग किया जाता है। यदि कोई बेस करंट प्रवाहित नहीं हो रहा है तो कोई कलेक्टर करंट प्रवाहित नहीं होगा। बेस करंट केवल शुरुआत में प्रवाहित होगा जब तक कि कैपेसिटर चार्ज नहीं हो जाता।

यहां दो सर्किट के सर्किटलैब सिमुलेशन हैं। मैं अपना स्पष्टीकरण बाद में जोड़ूंगा।

विन = 0 वी



इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाया गया योजनाबद्ध

विन = 1 वी एसी



इस सर्किट का अनुकरण करें



विन = 0 वी



इस सर्किट का अनुकरण करें


br>विन = 1 वी एसी



इस सर्किट का अनुकरण करें



एक पल के लिए एमिटर फॉलोअर पर ध्यान न दें, और केवल कैपेसिटर और इनपुट सिग्नल के कुछ स्रोत पर ध्यान केंद्रित करें:< br>


इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाया गया योजनाबद्ध

अपने आप से पूछें कि नोड बी पर संभावित \$V_B\$ क्या है? उत्तर इस बात पर निर्भर करता है कि संधारित्र पर कौन सा प्रारंभिक चार्ज है। यदि C1 पूरी तरह से डिस्चार्ज होने लगता है, A और B के बीच कोई संभावित अंतर नहीं है, तो उत्तर है:

$$ V_B = V_A + 0V = V_A $$

\$V_B\$ अनुसरण करता है \ $V_A\$. यदि \$V_A\$ 1mV से बढ़ता है, तो \$V_B\$ भी बढ़ेगा, और यदि \$V_A\$ 1mV से गिरता है, तो \$V_B\$ भी 1mV से गिरेगा। ए और बी के बीच कोई ऑफसेट नहीं है, इसलिए संधारित्र यहां व्यर्थ है। आप बी को ए से सीधे जोड़कर इस व्यवहार को प्राप्त कर सकते हैं।

संधारित्र की उपयोगिता तब स्पष्ट होती है जब ए और बी पर औसत डीसी क्षमताएं भिन्न होती हैं, जिससे एक संभावित "अंतर" बनता है जिसे पाटने की आवश्यकता होती है। मान लीजिए कि \$V_A=+5V\$ औसत, और \$V_B=+7V\$ औसत, तो आपके पास पाटने के लिए 2V का अंतर है। संधारित्र को 2V (इसके दाहिने छोर पर अधिक सकारात्मक) पर चार्ज करें, इसलिए अब समीकरण बन जाता है:

$$ V_B = V_A + 2V $$

आपके पास अभी भी \$V_B\$ है \$V_A\$ जैसे ही यह बदलता है, लेकिन 2V से ऑफसेट हो जाता है।

संधारित्र का उद्देश्य क्षमता \$V_A\$ और के बीच "डीसी वोल्टेज अंतर को पाटना" है \$V_B\$ नोड्स A और B पर, जबकि संभावित \$\Delta V_A\$ में किसी भी परिवर्तन को समान परिवर्तन के रूप में B पर प्रदर्शित करने की अनुमति देता है